Документация
Матрица логическая программируемая 64MC 7.5нс 100TQFP
У поставщика
ПроизводительALTERA
КатегорияМикросхемы программируемой логики
У поставщиков
69 шт.
Норм. уп.: 90
Цены поставщиков
Склад 13
В наличии:69 шт
Срок поставки: до недели
Норм. уп.: 90
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 1 367,86 |
| от 2 | 1 351,72 |
| от 3 | 1 330,81 |
| от 4 | 1 301,09 |
| от 6 | 1 250,74 |
Описание
Программируемая логическая матрица (CPLD) от ALTERA с 64 макроячейками. Работает с задержкой распространения сигнала 7.5 нс в корпусе 100-TQFP, рассчитана на промышленный диапазон температур от -40°C до +85°C. Применяется в промышленной автоматике и системах управления.
Технические характеристики
| Tpd | 5ns |
| Tsu | 2.9ns |
| FCNT | 175.4MHz |
| Tco1 | 3.2ns |
| TfSU | 2.5ns |
| Наименование изделия | EPM7064S |
| Семейство | MAX 7000 |
| Корпус | 100-TQFP |
| Jtag bst | Нет |
| Тип монтажа | SMD |
| Logic type | EEPROM-based Programmable Logic Device (PLD) |
| Macrocells | 64 |
| Класс скорости | -7 |
| Multivolt io | 3.3V or 5.0V |
| Security bit | Да |
| Usable gates | 1250 |
| Global clocks | 2 |
| Pci compliant | Да |
| Jtag interface | IEEE Std. 1149.1 |
| Напряжение питания | 5.0V |
| Max user io pins | 68 |
| Shared expanders | Да |
| Open drain output | Да |
| Power saving mode | Да |
| Logic array blocks | 4 |
| Packages available | 44-Pin PLCC, 44-Pin PQFP, 44-Pin TQFP, 68-Pin PLCC, 84-Pin PLCC, 100-Pin PQFP, 100-Pin TQFP, 160-Pin PQFP, 160-Pin PGA, 192-Pin PGA, 208-Pin PQFP, 208-Pin RQFP |
| Parallel expanders | Да |
| Fast input registers | Да |
| Reprogramming cycles | 100 |
| Global output enables | 6 |
| Programmable register | Да |
| Programmable slew rate | Да |
| Тип упаковки | Palette (палетта) |
| In system programmability | Да |
| Диап. раб. темп. | Industrial (I) |
| Описание (англ.) | CPLD 64MC 7.5NS 100TQFP |
| Max product terms per macrocell | 32 |
| Рабочая температура | -40В°C ~ 85В°C |
| Количество контактов | 100 |
Заметили ошибку в описании или параметрах?