Документация
Программируемая логическая интегральная схема элементов-600 макроячеек-32 портов ввода/вывода-36 175.4МГц 5.0В внутрисистемная программируемость
У поставщика
ПроизводительALTERA
КатегорияМикросхемы программируемой логики
У поставщиков
145 шт.
Норм. уп.: 26
Цены поставщиков
Склад 13
В наличии:145 шт
Срок поставки: до недели
Норм. уп.: 26
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 770,43 |
| от 7 | 734,80 |
| от 13 | 706,53 |
| от 26 | 681,65 |
| от 52 | 664,84 |
Описание
Программируемая логическая интегральная схема от ALTERA. Работает на частоте до 175.4 МГц, содержит 600 логических элементов и 32 макроячейки, поддерживает внутрисистемное программирование при напряжении 5.0 В. Выполнена в корпусе PLCC44 с 36 портами ввода/вывода. Применяется в промышленной автоматике и цифровых системах управления.
Технические характеристики
| Семейство | MAX 7000 |
| Корпус | PLCC-44 |
| Тип монтажа | SMD |
| Время удерж. | 2.5ns |
| Macrocells | 32 |
| Время установки | 2.9ns |
| Технология | EEPROM-based CMOS |
| Тип устройства | EPLD |
| Класс скорости | -10 |
| Security bit | Да |
| Usable gates | 600 |
| Global clocks | 2 |
| Isp interface | JTAG (IEEE Std. 1149.1) |
| Pci compliant | Да |
| Напряжение питания | 5.0V |
| Isp compatibility | IEEE Std. 1532 |
| Open drain output | Да |
| Slew rate control | Да |
| Logic array blocks | 2 |
| Programming cycles | 100 |
| Clock to output time | 3.2ns |
| Maximum user io pins | 36 |
| Multi volt interface | Да |
| Global output enables | 6 |
| Programmable flipflops | Да |
| Propagation delay time | 5ns |
| Тип упаковки | Tube (туба) |
| Io voltage compatibility | 3.3V or 5.0V |
| In system programmability | Да |
| Maximum counter frequency | 175.4MHz |
| Диап. раб. темп. | 0°C to 70°C (commercial) |
| Описание (англ.) | Gates-600 Macrocells-32 I/O-36 175.4MHz 5.0V ISP-based |
| Programmable power saving mode | Да |
| Количество контактов | 44 |
Заметили ошибку в описании или параметрах?