Документация
МИКРОСХЕМЫ EPM3256ATC144-10N, Программируемая логическая интегральная схема ALTERA, семейство MAX 3000A, 5K элементов, 256 макроячеек, 95.2МГц, 3.3В, корпус TQFP-144
У поставщика
ПроизводительALTERA
КатегорияМикросхемы программируемой логики
У поставщиков
296 шт.
Норм. уп.: 4
Цены поставщиков
Склад 13
В наличии:265 шт
Срок поставки: до недели
Норм. уп.: 60
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 1 088,60 |
| от 10 | 1 044,38 |
| от 19 | 1 014,82 |
| от 37 | 988,79 |
| от 60 | 971,21 |
Склад 12
В наличии:19 шт
Срок поставки: до недели
Норм. уп.: 4
Минимальная партия: 36 шт
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 1 242,00 |
| от 4 | 858,02 |
| от 40 | 811,65 |
Склад 15
В наличии:12 шт
Срок поставки: до 10 дн.
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 1 033,02 |
Описание
Микросхема EPM3256ATC144-10N — программируемая логическая интегральная схема (ПЛИС) от компании Altera, относящаяся к семейству MAX 3000A. Устройство содержит 256 макроячеек и около 5 тысяч логических элементов, работая на частоте до 95,2 МГц при напряжении питания 3,3 В. Выполнена в корпусе TQFP-144, предназначена для реализации цифровых схем средней сложности, замены дискретной логики и создания пользовательских интерфейсов в промышленной и встраиваемой электронике.
Технические характеристики
| T pd | 7.5 ns |
| T su | 4.8 ns |
| F cnt | 126.6 MHz |
| T co1 | 4.7 ns |
| Наименование изделия | EPM3256ATC144-10N |
| Семейство | MAX 3000A |
| Тип | CPLD |
| Корпус | TQFP-144 |
| Тип монтажа | SMD |
| Частота | 126.6 MHz |
| Кол-во выводов | 144 |
| Macrocells | 256 |
| Технология | CMOS EEPROM |
| Isp support | IEEE 1532 |
| Max user io | 158 |
| Класс скорости | -10 |
| Jtag support | IEEE 1149.1 |
| Производитель | Altera |
| Security bit | Да |
| Usable gates | 5000 |
| Boundary scan | IEEE Std. 1149.1-1990 |
| Hot socketing | Да |
| Isp compliant | IEEE Std. 1532 |
| Pci compatible | Да |
| Setup time tsu | 4.7ns |
| Напряжение питания | 3.3V |
| Напряжение питания | 3.3V |
| Maximum user io | 161 |
| Open drain output | Да |
| Power saving mode | over 50% power reduction per macrocell |
| Slew rate control | Да |
| Темп. диапазон | Industrial (-40°C to +85°C) |
| Logic array blocks | 16 |
| Размеры упаковки | TQFP-144 (not specified in datasheet) |
| Programming cycles | up to 100 |
| Clock to output tco1 | 4.8ns |
| Io voltage tolerance | 5.0V, 3.3V, 2.5V |
| Programming interface | JTAG (IEEE Std. 1149.1) |
| Propagation delay tpd | 7.5ns |
| Counter frequency fcnt | 126.6MHz |
| Io voltage compatibility | 5.0V, 3.3V, 2.5V |
| Programmable output voltage | 2.5V or 3.3V |
Заметили ошибку в описании или параметрах?