Документация
МИКРОСХЕМЫ EPM3128ATC100-10N, Программируемая логическая интегральная схема ALTERA, семейство MAX, 3000A, 2.5K элементов, 128 макроячеек, 98МГц, 3.3В, корпус TQFP-100
У поставщика
ПроизводительALTERA
КатегорияМикросхемы программируемой логики
У поставщиков
545 шт.
Норм. уп.: 90
Цены поставщиков
Склад 13
В наличии:545 шт
Срок поставки: до недели
Норм. уп.: 90
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 433,76 |
| от 19 | 414,03 |
| от 38 | 400,83 |
| от 90 | 389,23 |
| от 180 | 381,37 |
Описание
Микросхема EPM3128ATC100-10N производства Altera (ныне Intel) представляет собой программируемую логическую интегральную схему (ПЛИС) из семейства MAX 3000A. Модель содержит 128 макроячеек и около 2500 логических элементов, работая при напряжении питания 3,3 В. Компонент выполнен в корпусе TQFP-100 и предназначен для реализации цифровых схем средней сложности, обеспечивая тактовую частоту до 98 МГц.
Технические характеристики
| Семейство | MAX 3000A |
| Корпус | TQFP-100 |
| Тип монтажа | SMD |
| Macrocells | 128 |
| Технология | CMOS EEPROM |
| Класс скорости | -10 |
| Архитектура | MAX |
| Security bit | Да |
| Usable gates | 2500 |
| Boundary scan | IEEE Std. 1149.1-1990 compliant |
| Global clocks | 2 |
| Hot socketing | Да |
| Pci compatible | Да |
| Напряжение питания | 3.3V |
| Programmability | In-system programmable (ISP) via JTAG, IEEE Std. 1532 compliant |
| Описание | CPLD - Complex Programmable Logic Devices CPLD - MAX 3000A 128 Macro 80 IOs |
| Open drain output | Да |
| Power saving mode | 50% power reduction per macrocell |
| Slew rate control | Да |
| Темп. диапазон | Industrial |
| Logic array blocks | 8 |
| Programming cycles | 100 |
| Maximum user io pins | 98 |
| Pin to pin delay tpd | 5.0ns |
| Output enable signals | 6 or 10 |
| Counter frequency fcnt | 192.3MHz |
| Io voltage compatibility | 5.0V, 3.3V, 2.5V |
| Product terms per macrocell | 32 |
| Частота, МГц | 10 |
Заметили ошибку в описании или параметрах?