Документация
Программируемая логическая интегральная схема семейство MAX 3000A 1.25K элементов 64 макроячейки 100МГц 3.3В
У поставщика
ПроизводительALTERA
КатегорияМикросхемы программируемой логики
У поставщиков
190 шт.
Норм. уп.: 3
Цены поставщиков
Склад 12
В наличии:190 шт
Срок поставки: до недели
Норм. уп.: 3
Минимальная партия: 28 шт
| Кол-во, шт. | Цена, ₽ |
|---|---|
| от 1 | 1 242,00 |
| от 3 | 1 031,90 |
| от 30 | 997,92 |
Описание
Микросхема программируемой логики (CPLD) от компании Altera (Intel) из семейства MAX 3000A. Модель содержит 64 макроячейки и 1250 логических элементов, работая при напряжении питания 3,3 В. Предназначена для реализации цифровых схем средней сложности, обеспечивая быстродействие до 100 МГц. Корпус PLCC-44 с 44 выводами подходит для компактных и надежных встраиваемых решений.
Технические характеристики
| Tpd | 4.5 ns |
| Tsu | 2.8 ns |
| Tco1 | 3.1 ns |
| Тип монтажа | SMD |
| Кол-во выводов | 44 |
| Macrocells | 64 |
| Класс скорости | -10 |
| Тип упаковки | PLCC |
| Usable gates | 1250 |
| User io pins | 34 |
| Корпус | PLCC44 |
| Макс. частота | 222.2 MHz |
| Напряжение питания | 3.3V |
| Power saving mode | programmable, >50% reduction per macrocell |
| Logic array blocks | 4 |
| Programming cycles | up to 100 |
| Clock global signals | 2 |
| Io voltage compatible | 2.5V, 3.3V, 5.0V |
| Output enable signals | 6 or 10 |
| Programming technology | EEPROM, ISP via JTAG |
| Тип упаковки | Tube (туба) |
| Output slew rate control | programmable |
| Диап. раб. темп. | -40°C to 85°C |
| Описание (англ.) | CPLD MAX 3000A Family 1.25K Gates 64 Macro Cells 100MHz 3.3V |